Also published as:

(B1) US6266270

## NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE AND DATA WRITE METHOD THEREOF

Patent number:

JP2000040382

Publication date:

2000-02-08

Inventor:

**NOBUKATA HIROMI** 

Applicant:

**SONY CORP** 

Classification:

- international:

G11C16/02

- european:

Application number:


JP19980208268 19980723

Priority number(s):

#### Abstract of JP2000040382

PROBLEM TO BE SOLVED: To provide a non-volatile semiconductor memory device which can shorten the write time and the verify time and can deal with octal level, and the data write method thereof.

SOLUTION: After voltage of all bit lines is charged up to the power source voltage Vcc through PMOS transistor PT21 prior to write, bit lines are connected to supply sources of voltage in accordance with latch data of latch circuits Q23, Q22, Q21, and also write is performed in parallel. Thereby, the write time can be shortened, and verifying read and normal read can be performed at high speed.



Data supplied from the esp@cenet database - Patent Abstracts of Japan

### (19) 日本国特許庁 (JP) (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-40382

(P2000-40382A)

(43)公開日 平成12年2月8日(2000.2.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

G11C 16/02

G11C 17/00

641 5B025

601T

611A

審査請求 未請求 請求項の数11 OL (全 18 頁)

(21)出願番号

特願平10-208268

(22)出願日

平成10年7月23日(1998.7.23)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 信方 浩美

東京都品川区北品川6丁目7番35号 ソニ

一株式会社内

(74)代理人 100094053

弁理士 佐藤 隆久

Fターム(参考) 5B025 AA01 AC03 AD02 AD04 AD11


AEOO AEO5

#### (54) 【発明の名称】 不揮発性半導体記憶装置およびそのデータ書き込み方法

#### (57)【要約】

【課題】書き込み、ベリファイ時間を短縮できる8値対 応の不揮発性半導体記憶装置およびそのデータ書き込み 方法を提供する。

【解決手段】書き込み前に全ビット線電圧をPMOSト ランジスタPT21を通して電源電圧Vccに充電した 後、ビット線をラッチ回路Q23, Q22, Q21のラ ッチデータに応じた電圧の供給源に接続させ、かつ並列 的に書き込みを行う。これにより書き込み時間を短縮で き、また、ベリファイ読み出しおよび通常読み出しを高 速に行うことができる。



#### 【特許請求の範囲】

【請求項1】 ワード線およびビット線への印加電圧に 応じて電荷蓄積部に蓄積された電荷量が変化し、その変 化に応じてしきい値電圧が変化し、しきい値電圧に応じ た値のデータを記憶するメモリセルを有し、3ビットの 8値データをページ単位でメモリセルに書き込む不揮発 性半導体記憶装置であって、

書き込み前に全ビット線を所定の電圧にプリチャージす るプリチャージ手段と、

書き込みデータがラッチされるラッチ回路を有し、アド 10 レスに応じて選択されたビット線をラッチデータに応じ た電圧に設定し、書き込みを並列に行う書込制御回路と を有する不揮発性半導体記憶装置。

【請求項2】 上記書込制御回路は、ビット線対毎に対 応して3ビット分の上記ラッチ回路が設けられている請 求項1記載の不揮発性半導体記憶装置。

【請求項3】 上記ラッチ回路はラッチデータレベルを 保持する第1の記憶ノードとその反転レベルを保持する 第2の記憶ノードとを有し、

上記ラッチ回路の第1の記憶ノード及び第2の記憶ノー 20 導体記憶装置。 ドのレベルが所定のレベルのとき上記選択ビット線をビ ット線用設定電圧の供給源に接続する手段を有する請求 項2記載の不揮発性半導体記憶装置。

【請求項4】 上記書き込み動作時に各書き込みビット 毎に書き込み十分であるか否かの判定を、ワード線電圧 を高いレベルから低いレベルに順次に下げて行うベリフ ァイ読み出し回路を有する請求項1記載の不揮発性半導 体記憶装置。

【請求項5】 上記書き込み動作時に各書き込みビット 毎に書き込み十分であるか否かの判定を、ワード線電圧 30 を高いレベルから低いレベルに順次に下げて行うベリフ ァイ読み出し回路を有する請求項3記載の不揮発性半導 体記憶装置。

【請求項6】 ワード線およびビット線への印加電圧に 応じて電荷蓄積部に蓄積された電荷量が変化し、その変 化に応じてしきい値電圧が変化し、しきい値電圧に応じ た値のデータを記憶するメモリセルが複数個接続され、 その一端および他端がゲート電圧に応じて導通状態が制 御される選択トランジスタを介してビット線および接地 線に接続されたメモリストリングがマトリクス状に配置 40 憶装置においては、1個のメモリセルトランジスタに され、同一行のメモリセルの制御ゲートが共通のワード 線に接続され、セルフ-ブーストを用いて3ビットの8 値データをページ単位でメモリセルに書き込む不揮発性 半導体記憶装置であって、

書き込み前に全ビット線を所定の電圧にプリチャージす るプリチャージ手段と、

書き込みデータがラッチされるラッチ回路を有し、アド レスに応じて選択されたビット線をラッチデータに応じ た電圧に設定し、書き込みを並列に行う書込制御回路と を有する不揮発性半導体記憶装置。

【請求項7】 上記書込制御回路は、ビット線対毎に対 応して3ビット分の上記ラッチ回路が設けられている請 求項6記載の不揮発性半導体記憶装置。

【請求項8】 上記ラッチ回路はラッチデータレベルを 保持する第1の記憶ノードとその反転レベルを保持する 第2の記憶ノードとを有し、

上記ラッチ回路の第1の記憶ノード及び第2の記憶ノー ドのレベルが所定のレベルのとき上記選択ビット線をビ ット線用設定電圧の供給源に接続する手段を有する請求 項7記載の不揮発性半導体記憶装置。

【請求項9】 上記書き込み動作時に各書き込みビット 毎に書き込み十分であるか否かの判定を、ワード線電圧 を髙いレベルから低いレベルに順次に下げて行うベリフ ァイ読み出し回路を有する請求項6記載の不揮発性半導 体記憶装置。

【請求項10】 上記書き込み動作時に各書き込みビッ ト毎に書き込み十分であるか否かの判定を、ワード線電 圧を高いレベルから低いレベルに順次に下げて行うベリ ファイ読み出し回路を有する請求項8記載の不揮発性半

【請求項11】 ワード線およびビット線への印加電圧 に応じて電荷蓄積部に蓄積された電荷量が変化し、その 変化に応じてしきい値電圧が変化し、しきい値電圧に応 じた値のデータを記憶するメモリセルを有し、3ビット の8値データをベージ単位でメモリセルに書き込む不揮 発性半導体記憶装置であって、

書き込み前に全ビット線を所定の電圧にプリチャージ

書き込み時に、アドレスに応じて選択されたビット線を ラッチデータに応じた電圧に設定し、書き込みを並列に 行う不揮発性半導体記憶装置のデータ書き込み方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、メモリセルに少な くとも3値以上のデータを記録する多値型の不揮発性半 導体記憶装置およびそのデータ書き込み方法に関するも のである。

【従来の技術】フラッシュメモリ等の不揮発性半導体記

[0002]

「0」、「1」の2つの値をとるデータを記録する2値 型のメモリセル構造が通常である。また、最近の半導体 記憶装置の大容量化の要望に伴い、1個のメモリセルト ランジスタに少なくとも3値以上のデータを記録する、 いわゆる多値型の不揮発性半導体記憶装置が提案されて

いる (たとえば、「A Multi-Level32M b Flash Memory」'95 ISSCC p132~ 参照)。

【0003】図6はNAND型フラッシュメモリにおい 50 て、1個のメモリトランジスタに2ビットからなり4値

をとるデータを記録する場合の、しきい値電圧V thレ ベルとデータ内容との関係を示す図である。

【0004】図6において、縦軸はメモリトランジスタ のしきい値電圧Vthを、横軸はメモリトランジスタの 分布頻度をそれぞれ表している。また、1個のメモリト ランジスタに記録するデータを構成する2ビットデータ の内容は、〔IO<sub>n・1</sub> , IO<sub>n</sub> 〕で表され、〔I  $O_{n+1}$ ,  $IO_n$ ) = (1, 1), (1, 0), (0, 1], [0, 0]の4状態が存在する。すなわち、デー の4状態が存在する。

【0005】そして、多値データの書き込みをページ単 位 (ワード線単位) で行うNAND型フラッシュメモリ が提案されている(たとえば、文献;1996 IEEE Intern ational Solid-State Circuits Conference , ISSCC96/ SESSION 2/FLASH MEMORY/PAPER TP 2.1:A 3.3V 128Mb M ulti-Level NAND Flash Memory For Mass Storage Appl ication.pp32-33、参照)。

【0006】図7は、上記文献に開示されたページ単位 で書き込みを行うNAND型フラッシュメモリの要部構 20 成を示す回路図である。図7において、1はメモリセル アレイ、2は書込/読出制御回路、BL2, BL1はビ ット線をそれぞれ示している。

【0007】メモリセルアレイ1は、それぞれメモリセ ルが共通のワード線WL0~WL15に接続されたメモ リストリングA0、A1により構成されている。そし て、メモリストリングAOはビット線BL1に接続さ れ、メモリストリングA1はビット線BL2に接続され ている。メモリストリングA0は、フローティングゲー トを有する不揮発性半導体記憶装置からなるメモリセル 30 れるとともに、PMOSトランジスタPT1のドレイ トランジスタMTOA~MT15Aが直列に接続された NAND列を有しており、このNAND列のメモリセル トランジスタMTOAのドレインが選択ゲートSGIA を介してビット線BL1に接続され、メモリセルトラン ジスタMT15Aのソースが選択ゲートSG2Aを介し て基準電位線VGLに接続されている。メモリストリン グA1は、フローティングゲートを有する不揮発性半導 体記憶装置からなるメモリセルトランジスタMTOB~ MT15Bが直列に接続されたNAND列を有してお り、このNAND列のメモリセルトランジスタMTOB 40 のドレインが選択ゲートSG1Bを介してビット線BL 2に接続され、メモリセルトランジスタMT 15 Bのソ ースが選択ゲートSG2Bを介して基準電位線VGLに 接続されている。

【0008】そして、選択ゲートSG1A、SG1Bの ゲートが選択信号供給線SSLに共通に接続され、選択 ゲートSG2A,SG2Bのゲートが選択信号供給線G SLに共通に接続されている。

【0009】書込/読出制御回路2は、n チャネルMO S(NMOS)トランジスタNT1~NT17、pチャ 50 ノードN2aに接続され、NMOSトランジスタNT1

ネルMOS (PMOS) トランジスタPT1、およびイ ンバータの入出力同士を結合してなるラッチ回路Q1, Q2により構成されている。

【0010】NMOSトランジスタNT1は電源電圧V ccの供給ラインとビット線BL1との間に接続され、ゲ ートが禁止信号 I H B 1 の供給ラインに接続されてい る。NMOSトランジスタNT2は電源電圧Vccの供給 ラインとビット線BL2との間に接続され、ゲートが禁 止信号 I H B 2 の供給ラインに接続されている。 NMO タ「O」、データ「1」、データ「2」、データ「3」 10 SトランジスタNT3およびNMOSトランジスタNT 1の接続点とメモリストリングA0およびビット線BL 1との接続点との間にはデプレッション型のNMOSト ランジスタNT18が接続され、NMOSトランジスタ NT4およびNMOSトランジスタNT2の接続点とメ モリストリングA1およびビット線BL2との接続点と の間にはデプレッション型のNMOSトランジスタNT 19が接続されている。そして、NMOSトランジスタ NT18、19のゲートはデカップル信号供給線DCP Lに接続されている。

> 【0011】デプレション型のNMOSトランジスタN T18およびNMOSトランジスタNT1の接続点とバ スラインIOiとの間にNMOSトランジスタNT3, NT5、NT16が直列に接続され、デプレション型の NMOSトランジスタNT19およびNMOSトランジ スタNT2の接続点とバスラインIOi+1 との間にN MOSトランジスタNT4, NT7, NT17が直列に 接続されている。また、NMOSトランジスタNT3と NT5の接続点、NMOSトランジスタNT4とNT7 の接続点がNMOSトランジスタNT6を介して接地さ ン、並びにNMOSトランジスタNT8, NT13のゲ ートに接続されている。そして、NMOSトランジスタ NT6のゲートがリセット信号RSTの供給ラインに接 続され、PMOSトランジスタPT1のソースが電源電 圧Vccの供給ラインに接続され、PMOSトランジスタ PT1のゲートが信号Vref の供給ラインに接続されて いる。

> 【0012】ラッチ回路Q1の第1の記憶ノードN1a がNMOSトランジスタNT5とNT16との接続点に 接続され、第2の記憶ノードN1bが直列に接続された NMOSトランジスタNT8~NT10を介して接地さ れている。ラッチ回路Q2の第1の記憶ノードN2aが NMOSトランジスタNT7とNT17との接続点に接 続され、第2の記憶ノードN2bが直列に接続されたN MOSトランジスタNT13~NT15を介して接地さ れている。また、NMOSトランジスタNT8とNT9 の接続点が直列に接続されたNMOSトランジスタNT 11、NT12を介して接地されている。NMOSトラ ンジスタNT9のゲートはラッチ回路Q2の第1の記憶

0のゲートはラッチ信号 ø LAT2 の供給ラインに接続 され、NMOSトランジスタNT11のゲートが第2の 記憶ノードN2bに接続され、NMOSトランジスタN T12のゲートがラッチ信号 φ LAT1の供給ラインに 接続され、NMOSトランジスタNT14,NT15の ている。そして、カラムゲートとしてのNMOSトラン ジスタNT16のゲートが信号Yiの供給ラインに接続 され、NMOSトランジスタNT17のゲートが信号Y i+1の供給ラインに接続されている。

5

【0013】また、図8(a)は読み出し時のタイミン グチャートを示し、図8(b)は書き込み(プログラ ム) 時のタイミングチャートを示している。図8(b) からわかるように、4値の書き込みは3ステップで行 い、本来は各ステップでページ単位に書き込みを行うす べてのセルが書き込み十分と判断された段階で次のステ ップに移行する。

【0014】読み出し動作について説明する。まず、リ セット信号RSTと信号PGM1,2がハイレベルに設 記憶ノードN1a、N2aが接地レベルに引き込まれ る。その結果、ラッチ回路Q1, Q2がクリアされる。 次に、ワード線電圧を2. 4 V として読み出しが行われ る。しきい値電圧Vthがワード線電圧(2.4Ⅴ)よ り高ければセル電流が流れないことによりビット線電圧 はプリチャージ電圧を保持し、ハイがセンスされる。一 方、しきい値電圧Vthがワード線電圧(2.4V)よ り低ければセル電流が流れることによりビット線電圧は 降下し、ローがセンスされる。次に、ワード線電圧1. 2 Vで読み出しが行われ、最後にワード線電圧 O Vで読 30 み出しが行われる。

【0015】具体的にはセルデータが"00"の場合、 全てのワード線で電流が流れないためバス IOi+1, IOiには(1,1)が出力される。まず、ワード線電 圧を2. 4 Vにして読むとき、制御信号のLAT1がハ イレベルに設定される。このとき、セル電流が流れない ことによりビット線はハイレベルに保たれるためNMO SトランジスタNT8が導通状態に保たれ、ラッチ回路 Q2がクリアされていることによりラッチ回路Q2の第 2の記憶ノードN2bはハイレベルに保たれるためNM 40 OSトランジスタNT11が導通状態に保たれる。した がって、NMOSトランジスタNT8, NT11, NT 12が導通状態に保持され、ラッチ回路Q1の第2の記 憶ノードN1bが接地レベルに引き込まれ、ラッチ回路 Q1の第1の記憶ノードN1aはハイレベルに遷移す る。次にワード線電圧を1.2 Vにして読むとき、制御 信号 φ L A T 3 を ハイレベルに設定する。 この時、 セル 電流が流れないことによりビット線はハイレベルに保た れるためNMOSトランジスタNT13が導通状態に保

レベルに引き込まれ、ラッチ回路Q2の第1の記憶ノー ドN2aはハイレベルに遷移する。最後にワード線電圧 をOVにして読むとき、制御信号φLAT1をハイレベ ルに設定する。この時、セル電流が流れないことにより ビット線はハイレベルに保たれるためNMOSトランジ スタNT8が導通状態に保たれるが、ラッチ回路Q2の 第2の記憶ノードN2bがローレベルのためNMOSト ランジスタNT11が非導通状態にとなり、ラッチ回路 Q1の第1の記憶ノードN1aはハイレベルを保持す 10 る。

6

【0016】セルデータが"01"の場合、ワード線電 圧VWL00の場合のみ電流が流れ、バスIOi+1, IOiには(1,0)が出力される。まず、ワード線電 圧を2. 4 Vにして読むとき、制御信号 Φ L A T 1 がハ イレベルに設定される。このとき、セル電流が流れるこ とによりビット線はローレベルとなるためNMOSトラ ンジスタNT8が非導通状態に保たれ、ラッチ回路Q1 の第1の記憶ノードN1aはローレベルを保持する。次 にワード線電圧を1. 2Vにして読むとき、制御信号**φ** 定される。これにより、ラッチ回路Q1,Q2の第1の 20 LAT3をハイレベルに設定する。この時、セル電流が 流れないことによりビット線はハイレベルに保たれるた めNMOSトランジスタNT13が導通状態に保たれ、 ラッチ回路Q2の第2の記憶ノードN2bが接地レベル に引き込まれ、ラッチ回路Q2の第1の記憶ノードN2 aはハイレベルに遷移する。最後にワード線電圧を0V にして読むとき、制御信号 φ L A T 1 をハイレベルに設 定する。この時、セル電流が流れないことによりビット 線はハイレベルに保たれるためNMOSトランジスタN T8が導通状態に保たれるが、ラッチ回路Q2の第2の 記憶ノードN2 bがローレベルのためNMOSトランジ スタNT11が非導通状態となり、ラッチ回路Q1の第 1の記憶ノードN1aはローレベルを保持する。セルデ ータが"10"、"11"の場合も同様にして各々IO i + 1, IOiには(0, 1)、(0, 0)が読み出さ れる。

> 【0017】次に、書き込み動作について説明する。図 7の回路においては、まず、ラッチ回路Q1に格納され ているデータによって書き込みが行われ、次にラッチ回 路Q2、最後に再びラッチ回路Q1のデータによって書 き込みが行われる。 ことで書き込みデータが (Q2, Q 1) = (1,0)の場合はラッチ回路Q1は書き込み十 分となると"0"から"1"に反転するが、(Q2, Q 1) = (0, 0) の場合はラッチ回路Q1は3ステップ 目の書き込みデータとしても使用する必要があるため第 1ステップで書き込み十分となっても"0"から"1" に反転しない(できない)。

【0018】各ステップでの書き込み終了判定は、注目 する側のラッチデータ(Q2またはQ1)が全て"1" となった段階でそのステップの書き込み終了と判定す たれ、ラッチ回路Q2の第2の記憶ノードN2bが接地 50 る。書き込みデータ(Q2, Q1) = (0, 0)のセル は、第1ステップでのラッチ回路Q1の反転は起こらな いからワイヤードORによる終了判定は行われない。 [0019]

【発明が解決しようとする課題】ところで、上述した回 路では、図9に示すように、まずラッチ回路Q1のデー タに応じて書込データが"10"、"00"のセルの書 き込み(Step1)を行った後、ラッチ回路Q2のデ ータに応じて書込データが"01"、"00"のセルの 書込(Step2)を行い、最後に書込データが"0 0"のセルの書き込み(Step3)を行う。すなわ ち、上述した従来回路では、書込データが"10"およ び"01"の書込はSteplおよびStep2でしか なされていないため、"10"、"01"の書き込み時 間はそのままSteplおよびStep2の書込時間に 相当する。そして、書込データが"00"のセルはSt epl~Step3の全てのStepで行われている が、Step2とStep3の間で過剰書込に備えて1 SPP電圧を下げてからStep3の書込を行ってい る。

【0020】 このことから書込データが"00"のセル 20 の書き込み時間はStep3の書き込み時間とほぼ同じ と推定される。このことより書き込みはシリアルに行わ れ、このことが4値の書込時間が長くなる一因となって いる。そして、図9からわかるように、データ"10" と "01" の書き込み時間の和とデータ "00" の書き 込み時間はほぼ同じ時間がかかっている。

【0021】また、書き込みはセルフーブーストを用い て行っているが、ビット線に充電する書き込み禁止電圧 は信号PGM1、PGM2が供給されるNMOSトラン h(B)(Vth(B):バックバイアス効果の影響を 受けたVth)となっている。この状態でセルフーブー ストを可能にするためには、メモリセルのドレイン側の 選択ゲートを高く設定する必要があり、これは読み出し 動作の高速化を実現する場合には妨げとなる。さらに、 書き込み前のビット線充電をラッチで行っているが、ラ ッチからみればビット線は電圧0Vの巨大なキャパシタ であり、ラッチデータが"1"の場合ビット線と接触し た瞬間にラッチデータが反転してしまう可能性がある。 これを回避するために書き込みデータに応じてビット線 40 チデータレベルを保持する第1の記憶ノードとその反転 を充電する際に、NMOSトランジスタNT5, NT7 のゲート電圧を低く設定して充電している。このため、 充電電流が小さくなり、ビット線充電に時間がかかって いた。そして、ベリファイ読み出しに時間がかかってい

【0022】以上の問題は、多値レベルがさらに高く、 たとえば図10に示すように、しきい値電圧の分布が分 布0~分布7の8個に区分けされる8値の場合にはさら に深刻となる。近年の髙集積化に対応するには、多値レ ベルがさらに高くしていくことが考えられることから、

8 値等でも書き込みおよびベリファイの高速化を実現す る必要がある。

【0023】本発明は、かかる事情に鑑みてなされたも のであり、その目的は、書き込み、およびベリファイ読 み出し時間を短縮できる不揮発性半導体記憶装置および そのデータ書き込み方法を提供することにある。

#### [0024]

【課題を解決するための手段】上記目的を達成するた め、本発明は、ワード線およびビット線への印加電圧に 10 応じて電荷蓄積部に蓄積された電荷量が変化し、その変 化に応じてしきい値電圧が変化し、しきい値電圧に応じ た値のデータを記憶するメモリセルを有し、3ピットの 8値データをページ単位でメモリセルに書き込む不揮発 性半導体記憶装置であって、書き込み前に全ビット線を 所定の電圧にプリチャージするプリチャージ手段と、書 き込みデータがラッチされるラッチ回路を有し、アドレ スに応じて選択されたビット線をラッチデータに応じた 電圧に設定し、書き込みを並列に行う書込制御回路とを 有する。

【0025】また、本発明は、ワード線およびビット線 への印加電圧に応じて電荷蓄積部に蓄積された電荷量が 変化し、その変化に応じてしきい値電圧が変化し、しき い値電圧に応じた値のデータを記憶するメモリセルが複 数個接続され、その一端および他端がゲート電圧に応じ て導通状態が制御される選択トランジスタを介してビッ ト線およびソース線に接続されたメモリストリングがマ トリクス状に配置され、同一行のメモリセルの制御ゲー トが共通のワード線に接続され、セルフーブーストを用 いて3ビットの8値データをページ単位でメモリセルに ジスタによってしきい値電圧Vt h 落ちしVc c - Vt 30 書き込む不揮発性半導体記憶装置であって、書き込み前 に全ビット線を所定の電圧にブリチャージするブリチャ ージ手段と、書き込みデータがラッチされるラッチ回路 を有し、アドレスに応じて選択されたビット線をラッチ データに応じた電圧に設定し、書き込みを並列に行う書 込制御回路とを有する。

> 【0026】また、本発明では、上記書込制御回路は、 ビット線毎に対応して3ビット分の上記ラッチ回路が設 けられている。

> 【0027】また、本発明では、上記ラッチ回路はラッ レベルを保持する第2の記憶ノードとを有し、上記ラッ チ回路の第2の記憶ノードのレベルが所定のレベルのと き上記選択ビット線をビット線用設定電圧の供給源に接 続する手段を有する。

【0028】また、本発明では、上記書き込み動作時に 各書き込みビット毎に書き込み十分であるか否かの判定 を、ワード線電圧を高いレベルから低いレベルに順次に 下げて行うベリファイ読み出し回路を有する。

【0029】また、本発明は、ワード線およびビット線 50 への印加電圧に応じて電荷蓄積部に蓄積された電荷量が

変化し、その変化に応じてしきい値電圧が変化し、しき い値電圧に応じた値のデータを記憶するメモリセルを有 し、3ビットの8値データをページ単位でメモリセルに 書き込む不揮発性半導体記憶装置であって、書き込み前 に全ビット線を所定の電圧にプリチャージし、書き込み 時に、アドレスに応じて選択されたビット線をラッチデ ータに応じた電圧に設定し、書き込みを並列に行う。

【0030】本発明によれば、3ビットの8値データを ベージ単位でメモリセルに書き込む不揮発性半導体記憶 装置において、書き込み前に全ビット線が所定の電圧、 たとえば電源電圧にプリチャージされた後、アドレスに 応じて選択されたビット線がラッチデータに応じた電圧 に設定され、書き込みが並列的に行われる。

#### [0031]

【発明の実施の形態】図1は、本発明に係る不揮発性半 導体記憶装置の一実施形態を示す回路図である。この不 揮発性半導体記憶装置10は記憶多値レベルが8値に対 応したものであり、メモリアレイ11、および書込/ベ リファイ/読出制御回路20により構成されている。 【0032】メモリアレイ11は、図1に示すように、 それぞれメモリセルが共通のワード線WL0~WL15 に接続されたメモリストリングAO, A1により構成さ れている。そして、メモリストリングAOはビット線B L0に接続され、メモリストリングA1はビット線BL 1に接続されている。メモリストリングA0は、フロー ティングゲートを有する不揮発性半導体記憶装置からな るメモリセルトランジスタMTOA~MT15Aが直列 に接続されたNANDストリングからなり、このNAN DストリングのメモリセルトランジスタMTOAのドレ インが選択ゲートSG1Aを介してビット線BL0に接 30 続され、メモリセルトランジスタMT15Aのソースが 選択ゲートSG2Aを介して基準電位線VGLに接続さ れている。メモリストリングA1は、フローティングゲ ートを有する不揮発性半導体記憶装置からなるメモリセ ルトランジスタMTOB~MT15Bが直列に接続され たNANDストリングからなり、このNANDストリン グのメモリセルトランジスタMTOBのドレインが選択 ゲートSG1Bを介してビット線BL1に接続され、メ モリセルトランジスタMT15Bのソースが選択ゲート SG2Bを介して基準電位線VGLに接続されている。 【0033】そして、選択ゲートSG1A、SG1Bの ゲートが選択信号供給線SSLに共通に接続され、選択 ゲートSG2A、SG2Bのゲートが選択信号供給線G SLに共通に接続されている。

【0034】書込/ベリファイ/読出制御回路20は、 NMOSトランジスタNT21~NT68、PMOSト ランジスタPT21、およびインバータの入出力同士を 結合してなるラッチ回路Q21、Q22、Q22により 構成されている。そして、NMOSトランジスタNT2 5~NT38およびラッチ回路Q21, Q22, Q22 50 タNT37が接続され、ラッチ回路Q21の第1の記憶

により書き込み時のビット線電圧発生回路21が構成さ れ、NMOSトランジスタNT39~NT65により読 み出し/ベリファイ制御回路22が構成されている。 【0035】ノードSA21とビット線BL0との間 に、高耐圧のNMOSトランジスタNT21およびNT 23が直列に接続され、ノードSA21とビット線BL 1との間に、髙耐圧のNMOSトランジスタNT22お よびNT24が直列に接続されている。そして、NMO SトランジスタNT23のゲート電極にアドレスデコー ド信号Aiが供給され、NMOSトランジスタNT24 のゲート電極に信号/Ai (/は反転を示す)が供給さ れる。また、NMOSトランジスタNT21, NT22

【0036】ノードSA21と接地ラインGNDとの間 にNMOSトランジスタNT25が接続され、ノードS A21と電源電圧Vccの供給ラインとの間にPMOSト ランジスタPT21が接続されている。NMOSトラン ジスタNT25のゲート電極に信号DISが供給され、 PMOSトランジスタPT21のゲート電極に信号Vr 20 e f が供給される。

のゲート電極に信号TRNが供給される。

【0037】また、ノードSA21と接地ラインとの間 にNMOSトランジスタNT26, NT27, NT28 が直列に接続されている。また、NMOSトランジスタ NT26とNT27との接続点(ノードSA22)と書 き込み時のビット線電圧VB1の供給ラインとの間にN MOSトランジスタNT29, NT30が直列に接続さ れている。また、ノードSA22と書き込み時のビット 線電圧VB2の供給ラインとの間にNMOSトランジス タNT31、NT32が直列に接続されている。さら に、ノードSA22と書き込み時のビット線電圧VB3 の供給ラインとの間にNMOSトランジスタNT33, NT34、NT35が直列に接続されている。

【0038】そして、NMOSトランジスタNT26の ゲート電極に信号PGMが供給され、NMOSトランジ スタNT27、NT32のゲート電極がラッチ回路Q2 2の第2の記憶ノードN22bに接続され、NMOSト ランジスタNT28、NT30のゲート電極がラッチ回 路Q23の第2の記憶ノードN23bに接続され、NM OSトランジスタNT29,NT34のゲート電極がラ 40 ッチ回路Q22の第1の記憶ノードN22aに接続さ れ、NMOSトランジスタNT31, NT33のゲート 電極がラッチ回路Q23の第1の記憶ノードN23aに 接続され、NMOSトランジスタNT35のゲート電極 がラッチ回路Q21の第2の記憶ノードN21bに接続 されている。

【0039】また、ラッチ回路Q23の第1の記憶ノー ドN23aと接地ラインとの間にNMOSトランジスタ NT36が接続され、ラッチ回路Q22の第1の記憶ノ ードN22aと接地ラインとの間にNMOSトランジス

ノードN21aと接地ラインとの間にNMOSトランジ スタNT38が接続されている。そして、NMOSトラ ンジスタNT36, NT37, NT38のゲート電極が リセット信号RSTの供給ラインに接続されている。 【0040】ラッチ回路Q23の第2の記憶ノードN2 3bにNMOSトランジスタNT39のドレインが接続 され、ラッチ回路Q22の第2の記憶ノードN22bに NMOSトランジスタNT40のドレインが接続され、 ラッチ回路Q21の第2の記憶ノードN21bにNMO NMOSトランジスタNT39のソースと接地ラインと の間にNMOSトランジスタNT42が接続されている とともに、これと並列的にNMOSトランジスタNT4 3, NT 4 4, NT 4 5 が直列に接続されている。NM OSトランジスタNT40のソースにNMOSトランジ スタNT46およびNT51が並列に接続されている。 NMOSトランジスタNT46のソースと接地ラインと の間にNMOSトランジスタNT47, NT48が直列 に接続されているとともに、これと並列的にNMOSト ランジスタNT49、NT50が直列に接続されてい る。NMOSトランジスタNT51のソースと接地ライ ンとの間にNMOSトランジスタNT52, NT53が 直列に接続されているとともに、これと並列的にNMO SトランジスタNT54、NT55が直列に接続されて いる。NMOSトランジスタNT41のソースにNMO SトランジスタNT56およびNT61が並列に接続さ れている。NMOSトランジスタNT56のソースと接 地ラインとの間にNMOSトランジスタNT57、NT 58が直列に接続されているとともに、これと並列的に NMOSトランジスタNT59、NT60が直列に接続 30 されている。NMOSトランジスタNT61のソースと 接地ラインとの間にNMOSトランジスタNT62, N T63が直列に接続されているとともに、これと並列的 にNMOSトランジスタNT64, NT65が直列に接 続されている。

11

【0041】NMOSトランジスタNT39、NT4 0、NT41のゲート電極がノードSA21に接続され ている。NMOSトランジスタNT43のゲート電極が ラッチ回路Q22の第1の記憶ノードN22aに接続さ れ、NMOSトランジスタNT44, NT49, NT5 40 4のゲート電極がラッチ回路Q21の第1の記憶ノード N21aに接続されている。NMOSトランジスタNT 46. NT56のゲート電極がラッチ回路Q23の第1 の記憶ノードN23aに接続され、NMOSトランジス タNT51, NT61のゲート電極がラッチ回路Q23 の第2の記憶ノードN23bに接続されている。NMO SトランジスタNT47、NT52のゲート電極がラッ チ回路Q21の第2の記憶ノードN21bに接続され、 NMOSトランジスタNT57、NT62のゲート電極

され、NMOSトランジスタNT59, NT64のゲー ト電極がラッチ回路Q22の第2の記憶ノードN22b に接続されている。

【0042】そして、NMOSトランジスタNT42の ゲート電極が信号

のLATOの供給

のは接続され、 NMOSトランジスタNT45のゲート電極が信号

し AT1の供給ラインに接続され、NMOSトランジスタ NT48のゲート電極が信号φLAT2の供給ラインに 接続され、NMOSトランジスタNT50のゲート電極 SトランジスタNT41のドレインが接続されている。 10 が信号 o LAT3の供給ラインに接続され、NMOSト ランジスタNT53のゲート電極が信号φLAT4の供 給ラインに接続され、NMOSトランジスタNT55の ゲート電極が信号

の

し

A

T

も

の

供給

ライン

に接続

され

、 NMOSトランジスタNT58のゲート電極が信号

し AT6の供給ラインに接続され、NMOSトランジスタ NT60のゲート電極が信号申LAT7の供給ラインに 接続され、NMOSトランジスタNT63のゲート電極 ランジスタNT65のゲート電極が信号のLAT9の供 20 給ラインに接続されている。

> 【0043】ラッチ回路Q23の第1の記憶ノードN2 3aとバスラインIOOとの間にNMOSトランジスタ NT66が接続され、ラッチ回路Q22の第1の記憶ノ ードN22aとバスラインIO1との間にNMOSトラ ンジスタNT67が接続され、ラッチ回路Q21の第1 の記憶ノードN21aとバスラインIO2との間にNM OSトランジスタNT68が接続されている。また、カ ラムゲートとしてのNMOSトランジスタNT66, N T67, NT68のゲート電極が信号Y0-0の供給ラ インに接続されている。

> 【0044】次に、上記構成による、書き込み、ベリフ ァイ読み出し、および読み出し動作について図面に関連 付けて順を追って説明する。

> 【0045】書き込み動作について、図2および図3の タイミングチャートに関連付けて説明する。

【0046】まず、書き込み時に設定すべきビット線電 圧について、図2に関連付けて説明する。8値の書き込 みを高速に行うには、全てのデータを同時に書き込むこ とが有効である。その際、ビット線電圧を書き込みデー タに応じて、たとえば図2(a)に示すように、分布0 ~分布7のそれぞれ対応して「分布0:8.0V」、 「分布1:3.6V」、「分布2:3.0V」、「分布 3:2.4 V」、「分布4:1.8 V」、「分布5: 1.2 V」、「分布6:0.6 V」、「分布7:0.0 V」に設定すれば、しきい値電圧Vthのシフト量の大 きいセルほど高い電界がかかり、結果的に全てのレベル で略同時に書き込みが終了する。しかし、実際には、い わゆるセルフーブーストまたはローカルセルフーブース トとの兼ね合いにより、ビット線BLO、BL1を介し がラッチ回路Q22の第1の記憶ノードN22aに接続 50 てチャネルに印加できる電圧は、メモリストリングA

O, A1のビット線BLO, BL1側の選択ゲートSG 1A、SG1Bのしきい値電圧VthDSGに依存し、書き 込み時の選択ゲートSG1A、SG1Bのゲート電極に 印加する電圧を電源電圧Vccとするとビット線に印加で きる電圧の上限は(Vcc - VthDSG )からマージンを見 た電圧、たとえば1.5Vとなる。また、8値のラッチ はビット線数本分のピッチに収める必要があり、回路規 模およびレイアウト面積削減の観点から、図2(b)に 示すように、「分布0: Vcc」、「分布1: VB3」、 「分布2, 3: VB2」、「分布4, 5: VB1」、 「分布6、7:GND」と複数のデータで一つのビット 線電圧を設定することが望ましい。したがって、実際の 書き込み時には、書き込みデータに応じて、たとえば図 2 (c) に示すように、「分布0: Vcc」、「分布1: 1.5V」、「分布2,3:1.5V」、「分布4, 5:1.2 V」、「分布6,7:0.0 V」のような電 圧を印加する。

13

【0047】次に、具体的な書き込み動作を説明する。 スタンパイ時には、信号PGMがローレベル(接地レベル)に設定されてNMOSトランジスタNT26が非導 20 通状態に保持され、ビット線BLO,BL1がラッチ回路Q21 $\sim$ Q23から切り離されている。そして、信号DISがハイレベル( $V_{cc}$ レベル)に設定され、信号TRN,Ai,/Aiが( $V_{cc}$  $\sim$ Vth)に設定される。 これにより、NMOSトランジスタNT25、NMOSトランジスタNT $21\sim$ NT24が導通状態に保持され、ビット線BLO,BL1が接地レベルに設定されている。

【0048】 この状態で書き込みが起動された場合、信 号Y0-0がハイレベルに設定されてNMOSトランジ 30 スタNT66~NT68が導通状態に保持され、書き込 みデータがラッチ回路Q21~Q23に取り込まれ保持 される。その後、信号DISがローレベルに切り換えら れ、ビット線BLO, BL1が接地ラインから切り離さ れる。そして、信号Vrefがローレベル、信号TR N, Ai, /Aiが5V程度に設定されて、PMOSト ランジスタPT21が導通状態に保持される。これによ り、全ビット線が電源電圧Vccに充電される。このと き、ラッチデータに影響がないように、信号PGM、読 み出し/ベリファイを制御するための信号 Φ L A T O ~ 40  $\phi$ LAT9が接地レベル (ローレベル) に設定され、NMOSトランジスタNT42, NT45, NT48, N T50, NT53, NT55, NT58, NT60, N T63、NT65、が非導通状態に保持される。また、 メモリセルのドレイン側の選択ゲートSG1A、SG1 Bのゲート電極に接続された選択信号供給線SSLが電 源電圧Vccレベルに設定される。

【0049】その後、アドレスデコード信号Aiで選択 る。その結果、ノードSA21がいずれのビット線電圧されない側の接続用NMOSトランジスタ、たとえばN 供給ラインにも接続されない。このため、ビット線BLT24のゲート電極に供給される信号/Aiがローレベ 50 0はプリチャージ電圧である電源電圧Vccレベルに保持

ルに設定され、NMOSトランジスタNT24が非導通 状態に切り換えられて非選択のビット線BL1がVccに 充電された状態でフローティング状態に保持される。そ の後、信号Vrefが電源電圧Vccレベルに切り換えら れ、いわゆるプリチャージ用PMOSトランジスタPT 21が非導通状態に保持され、信号PGMがハイレベル に設定されて、NMOSトランジスタNT26が導通状態に切り換えられて、選択ビットBL0がラッチ回路Q 21~Q23に接続されて、選択ビット線BL0が書き 10 込みデータに応じた電圧に設定される。

【0050】たとえば、書き込みデータが"00x (x:0または1)"の場合には、ラッチ回路Q23, Q22の第2の記憶ノードN23b, N22bともにハイレベルになっている。したがって、NMOSトランジスタNT27およびNT28が導通状態に保持されている。このため、ビット線BL0は接地レベルに放電される。

【0051】書き込みデータが"01x"の場合には、ラッチ回路Q23の第2の記憶ノードN23bおよびラッチ回路Q22の第1の記憶ノードN22aがともにハイレベルになっている。したがって、NMOSトランジスタNT29およびNT30が導通状態に保持されている。その結果、ノードSA21がビット線電圧VB1の供給ラインに接続される。このため、ビット線BL0はVB1(たとえば1.2V)に設定される。

【0052】書き込みデータが"10x"の場合には、ラッチ回路Q23の第1の記憶ノードN23aおよびラッチ回路Q22の第2の記憶ノードN22bともにハイレベルになっている。したがって、NMOSトランジスタNT31およびNT32が導通状態に保持されている。その結果、ノードSA21がビット線電圧VB2の供給ラインに接続される。このため、ビット線BL0はVB2(たとえば1.5V)に設定される。

【0053】書き込みデータが"110"の場合には、ラッチ回路Q23、Q22の第1の記憶ノードN23a、N22aともにハイレベルになっているとともに、ラッチ回路Q21の第2の記憶ノードN21bがハイレベルになっている。したがって、NMOSトランジスタNT33~NT35が導通状態に保持されている。その結果、ノードSA21がビット線電圧VB3の供給ラインに接続される。このため、ビット線BL0はVB3(たとえば1.5V)に設定される。

【0054】書き込みデータが"111"の場合には、ラッチ回路Q23、Q22、Q21の第2の記憶ノードN23b、N22b、N21bがローレベルになっている。したがって、NMOSトランジスタNT28、NT30、NT32、NT35が非導通状態に保持されている。その結果、ノードSA21がいずれのビット線電圧供給ラインにも接続されない。このため、ビット線BL0はブリチャージ電圧である電源電圧V、レベルに保持

(9)

される。

【0055】以上のプロセスにより選択ビット線BL0が書き込みデータに応じた電圧に設定された後、選択ワード線WLが書き込み電圧VPCMに設定され、非選択のワード線が書き込みパス電圧Vpass(<VPCM)に設定されて、書き込みが行われる。このとき、非選択のビット線BL1に接続されているメモリストリングA1のメモリセルのチャネルおよび書き込みデータが"111"のメモリセルのチャネルは、ドレイン側の選択ゲートSG1B及びSG1Aによってビット線BL1及びBL0から切り離され、ワード線との容量結合により非書き込み電位にブーストされて書き込みされない。

15

【0056】 これにより、従来のように各データをStep毎に書くのではなくすべてのデータを同時に書くため、すべてのデータが書き込み十分と判定されるまでのISPPバルス数が削減され、結果的に書き込み時間の短縮が実現される。

【0057】次に、ベリファイ読み出し動作について、 図4のタイミングチャートに関連付けて説明する。ベリファイ動作では、1回の書き込みが終了する毎に "00 20 0"、"001"、"010"、"011"、"10 0"、"101"、"110"の書き込みチェックが行われる。本実施形態では、高いレベルからベリファイを行う。すなわち、ワード線電圧をVVF7 → VVF6 → VVF 5 → VVF4 → VVF3 → VVF2 → VVF1 へ順次下げて行う。以下にベリファイ動作を具体的に説明する。

【0058】まず、信号Vrefがローレベル(接地レ ベル) に設定されて、PMOSトランジスタPT21が 導通状態に保持される。また、信号TRNが2V程度に 設定される。これにより、ノードSA21が電源電圧V 30 ccに充電され、ビット線の電位が信号TRNのレベル (2 V程度) からしきい値電圧Vth分だけ降下した電 圧(たとえば1V程度:充電後、NMOSトランジスタ NT21はカットオフする) に充電される。これと同時 にドレイン側の選択ゲートSG1A, SG1Bのゲート 電極が接続された選択信号供給線SSLに選択ストリン グの非選択ワード線電圧と同じ電圧(P5V:5.0~ 6.0 Vのある電圧) に設定される。充電が完了した段 階で、メモリセルの書込状況がビット線BL0およびノ ードSA21に反映される。このとき、ビット線は1 V、ノードSA21は電源電圧Vccに充電されていてN MOSトランジスタNT21は自動的に非導通状態とな る。

【0059】とこで、信号Vrefは、ビット線のリーク電流を補償するだけの電流をPMOSトランジスタPT21が流すことが可能な電圧、たとえば2V程度に設定され、非選択メモリセルのワード線にP5V、選択セルが接続されたワード線にまずVVF7が印加される。

【0060】 ワード線電圧がVVF7 でのベリファイ読み とノード SA21(電源電圧 $V_{cc}$ )の容量 CSA(CC 出し、すなわち書き込みデータ "000" の書き込み判 CSA210 BL)との間の電荷の再配分が起こり、ノード CSA210

定の結果、メモリセルのしきい値電圧Vthがワード線電圧VVF7 より大きい(Vth>VVF7)場合、セル電流が流れないことにより、ノードSA21は電源電圧Vc、に保持される。このとき、NMOSトランジスタNT39~NT41は導通状態に保持される。そして、一定時間経過後、バルス状の信号である信号 $\phi$ LAT0、 $\phi$ LAT2、 $\phi$ LAT6が順次にハイレベルに設定される。

【0061】信号のLATOがハイレベルの期間では、NMOSトランジスタNT42が導通状態に切り換わり、このときNMOSトランジスタNT39が導通状態にあることから、ラッチ回路Q23の第2の記憶ノードN23bがローレベル、第1の記憶ノードN23aがハイレベルにそれぞれ反転する。

【0062】信号のLAT2がハイレベルの期間では、NMOSトランジスタNT48が導通状態に切り換わり、このときNMOSトランジスタNT40が導通状態にあり、ラッチ回路Q23の第1の記憶ノードN23aがハイレベルに反転したことから、NMOSトランジスタNT46が導通状態に保持され、また、ラッチ回路Q21の第2の記憶ノードN21bがハイレベルにあることからNMOSトランジスタNT47が導通状態に保持される。その結果、ラッチ回路Q22の第2の記憶ノードN22bがローレベル、第1の記憶ノードN22aがハイレベルにそれぞれ反転する。

【0063】信号のLAT6がハイレベルの期間では、NMOSトランジスタNT58が導通状態に切り換わり、このときNMOSトランジスタNT41が導通状態にあり、ラッチ回路Q23の第1の記憶ノードN23aがハイレベルに反転したことから、NMOSトランジスタNT56が導通状態に保持され、また、ラッチ回路Q22の第1の記憶ノードN22aがハイレベルに反転したことから、NMOSトランジスタNT57が導通状態に保持される。その結果、ラッチ回路Q21の第2の記憶ノードN21bがローレベル、第1の記憶ノードN21aがハイレベルのそれぞれ反転する。

【0064】以上により、書き込みデータが"000"のメモリセルで、そのしきい値電圧Vthがワード線電圧VVF7より大きい(Vth>VVF7)場合、ラッチ回路Q23、Q22、Q21のラッチデータ(第1の記憶ノードのレベル)が"111"に反転し、以後の再書き込みではビット線BL0は電源電圧 $V_{cc}$ 、チャネルは非書き込み電位にブーストされて書き込みされない。

【0065】一方、メモリセルのしきい値電圧Vthがワード線電圧VVF7以下(Vth<VVF7)であれば、リーク補償電流より大きいセル電流が流れてビット線電圧は降下し、NMOSトランジスタNT21、NT22は導通状態となって、ビット線(1V程度)の容量CBLとノードSA21(電源電圧Vcc)の容量CSA(<<CBL)との間の零荷の再配分が起てり、ノードSA21の

電圧はビット線電圧とほぼ同電位1Vとなる。そして、 一定時間経過後、パルス状の信号である信号のLAT 0、 $\phi$ LAT2、 $\phi$ LAT6が順次にハイレベルに設定 される。

17

【0066】信号

のLATOがハイレベルの期間では、 安定しているラッチ回路の反転にはある程度の電流が必 要である。この間、NMOSトランジスタNT42は完 全に導通状態に保持されるが、NMOSトランジスタN T39のゲート電圧は1V程度であり、オンしているが 電流値は小さく、なおかつ電流が流れるとNMOSトラ 10 ンジスタNT39のドレイン・ソース間電圧VDSが大き くなり、結局、ラッチ回路Q23は反転できず、第2の 記憶ノードN23bがハイレベル、第1の記憶ノードN 23 aがローレベルのままに保持される。

【0067】信号のLAT2がハイレベルの期間では、 ラッチ回路Q23の第1の記憶ノードN23aがローレ ベルのままに保持されているから、NMOSトランジス タNT46が非導通状態に保持される。その結果、ラッ チ回路Q22は反転できず、第2の記憶ノードN22b がハイレベル、第1の記憶ノードN22aがローレベル 20 aがハイレベルにそれぞれ反転する。 のままに保持される。

ラッチ回路Q23, Q22の第1の記憶ノードN23 a.N22aがローレベルのままに保持されていること から、NMOSトランジスタNT56, NT57が非導 通状態に保持される。その結果、ラッチ回路Q21は反 転できず、第2の記憶ノードN21bがハイレベル、第 1の記憶ノードN21 aがローレベルのままに保持され る。

【0069】以上により、書き込みデータが"000" のメモリセルで、そのしきい値電圧Vthがワード線電 圧VVF7 以下 (Vth<VVF7)場合、ラッチ回路Q2 3, Q22, Q21のラッチデータ (第1の記憶ノード のレベル)が"000"のままで変化せず、再書き込み 時に、ビット線電圧が書き込み電位に設定されて書き込 みが行われる。

【0070】次に、選択セルが接続されたワード線に電 圧VVF6 が印加される。

【0071】ワード線電圧がVVF6 でのベリファイ読み 出し、すなわち書き込みデータ"001"の書き込み判 40 定の結果、メモリセルのしきい値電圧Vthがワード線 電圧VVF6 より大きい(Vth>VVF6)場合、セル電 流が流れないことにより、ノードSA21は電源電圧V ccに保持される。このとき、NMOSトランジスタNT 39~NT41は導通状態に保持される。そして、一定 時間経過後、パルス状の信号である信号 φ L A T 5 、 φ LAT1、が順次にハイレベルに設定される。ただし、 との場合には、書き込みデータが"000"のセル(V VF7 > V t h > VVF6 ) も含まれていて、このメモリセ ルに関しては、ラッチ回路Q23,Q22,Q21のラ 50 の第2の記憶ノードN22bがハイレベル、第1の記憶

ッチデータは反転をしてはならない。

【0072】 ラッチデータが"001" でメモリセルの しきい値電圧Vthがワード線電圧VVF6 より大きい (Vth>VVF6)場合は、ラッチ回路Q23, Q22 の第2の記憶ノードN23b, N22bがハイレベル、 第1の記憶ノードN23a、N22aがローレベルに保 持され、ラッチ回路Q21の第2の記憶ノードN21b がローレベル、第1の記憶ノードN21aがハイレベル に保持されている。

【0073】との状態で、信号φLAT5がハイレベル の期間では、NMOSトランジスタNT55が導通状態 に切り換わり、このときNMOSトランジスタNT40 が導通状態にあり、ラッチ回路Q23の第2の記憶ノー ドN23bがハイレベルであることからNMOSトラン ジスタNT51が導通状態に保持され、ラッチ回路Q2 1の第1の記憶ノードN21aがハイレベルであること から、NMOSトランジスタNT54が導通状態に保持 されている。その結果、ラッチ回路Q22の第2の記憶 ノードN22bがローレベル、第1の記憶ノードN22

【0074】信号のLAT1がハイレベルの期間では、 NMOSトランジスタNT45が導通状態に切り換わ り、このときNMOSトランジスタNT39が導通状態 にあり、ラッチ回路Q22の第1の記憶ノードN22a がハイレベルに反転したことから、NMOSトランジス タNT43が導通状態に保持され、また、ラッチ回路Q 21の第1の記憶ノードN21aがハイレベルにあると とからNMOSトランジスタNT44が導通状態に保持 される。その結果、ラッチ回路Q23の第2の記憶ノー ドN23bがローレベル、第1の記憶ノードN23aが ハイレベルにそれぞれ反転する。

【0075】以上により、書き込みデータが"001" のメモリセルで、そのしきい値電圧Vthがワード線電 圧VVF6 より大きい(Vth>VVF6 )場合、ラッチ回 路Q23, Q22, Q21のラッチデータ(第1の記憶 ノードのレベル)が"111"に反転し、以後の再書き 込みではビット線BL0は電源電圧V。。、チャネルは非 書き込み電位にブーストされて書き込みされない。

【0076】また、書き込みデータが"000"のメモ リセルで、そのしきい値電圧V t hがワード線電圧VVF 6 より大きい (Vth>VF6) 場合、ラッチ回路Q2 Q22.Q21の第2の記憶ノードN23b.N2 2b. N21bがハイレベル、第1の記憶ノードN23 a、N22a、N21aがローレベルに保持されてい

【〇〇77】したがって、信号のLAT5がハイレベル の期間では、ラッチ回路Q21の大1の記憶ノードN2 1aがローレベルにあることから、NMOSトランジス タNT54が非導通状態に保持され、ラッチ回路Q22

ノードN22aがローレベルのままに保持される。 ラッチ回路Q22、Q21の第1の記憶ノードN22 a, N21aがローレベルのままに保持されていること から、NMOSトランジスタNT43, NT44が非導 通状態に保持され、ラッチ回路Q23の第2の記憶ノー ドN23bがハイレベル、第1の記憶ノードN23aが ローレベルのままに保持される。

19

【0079】以上により、書き込みデータが"000" のメモリセルで、そのしきい値電圧Vthがワード線電 10 圧VVF6より大きい(Vth>VVF6)場合、ラッチ回 路Q23, Q22, Q21のラッチデータ (第1の記憶 ノードのレベル)が"000"のままで変化せず、再書 き込み時に、ビット線電圧が書き込み電位に設定されて 書き込みが行われる。

【0080】書き込みデータが"001"のメモリセル で、メモリセルのしきい値電圧Vthがワード線電圧V VF6 以下(Vth<VVF6)の場合には、リーク補償電 流より大きいセル電流が流れてビット線電圧は降下し、 ット線(1V程度)の容量CBLとノードSA21(電源 電圧Vcc) の容量CSA (<<CBL) との間の電荷の再配 分が起こり、ノードSA21の電圧はビット線電圧とほ ぼ同電位1 Vとなる。そして、一定時間経過後、パルス 状の信号である信号 φ LAT5、 φ LAT1 が順次にハ イレベルに設定される。

【0081】信号のLAT5がハイレベルの期間では、 安定しているラッチ回路の反転にはある程度の電流が必 要である。この間、NMOSトランジスタNT55は完 全に導通状態に保持されるが、NMOSトランジスタN 30 T40のゲート電圧は1V程度であり、オンしているが 電流値は小さく、なおかつ電流が流れるとNMOSトラ ンジスタNT40のドレイン・ソース間電圧VDSが大き くなり、結局、ラッチ回路Q22は反転できず、第2の 記憶ノードN22bがハイレベル、第1の記憶ノードN 22aがローレベルのままに保持される。

 $\{0082\}$ 信号 $\phi$ LAT1がハイレベルの期間では、 ラッチ回路Q22の第1の記憶ノードN22aがローレ ベルのままに保持されているから、NMOSトランジス タNT43が非導通状態に保持される。その結果、ラッ 40 チ回路23は反転できず、第2の記憶ノードN23bが ハイレベル、第1の記憶ノードN23aがローレベルの ままに保持される。

【0083】結局、書き込みデータが"001"のメモ リセルで、そのしきい値電圧Vthがワード線電圧VVF 6 より大きい (Vth>VVF6) 場合のみラッチ回路Q 23, Q22, Q21のラッチデータ (第1の記憶ノー ドのレベル)が"111"に反転し、その他の場合は、 ラッチ回路Q23, Q22, Q21のラッチデータ(第 1の記憶ノードのレベル)が書き込みデータが"00

1"で書き込み不十分な場合は"001"が保持され る。再書き込み時に、ビット線電圧が書き込み電位に設 定されて書き込みが行われる。

【0084】以下、同様にして、以下のような制御が行 われる。ワード線電圧がVVF5 の場合、書き込みデータ が"010"のメモリセルで、そのしきい値電圧Vth がワード線電圧 VVF5 より大きい (Vth> VVF5)場 合のみラッチ回路Q23、Q22、Q21のラッチデー タ(第1の記憶ノードのレベル)が"111"に反転す るように制御される。ワード線電圧がVVF4 の場合、書 き込みデータが"011"のメモリセルで、そのしきい 値電圧Vthがワード線電圧VVF4より大きい(Vth > V VF4 ) 場合のみラッチ回路Q23, Q22, Q21 のラッチデータが"111"に反転するように制御され る。ワード線電圧がVVF3の場合、書き込みデータが "100"のメモリセルで、そのしきい値電圧Vthが ワード線電圧VVF3 より大きい(Vth>VVF3)場合 のみラッチ回路Q23、Q22、Q21のラッチデータ が"111"に反転するように制御される。ワード線電 NMOSトランジスタNT21は導通状態となって、ビ 20 圧がVVF2 の場合、書き込みデータが"101"のメモ リセルで、そのしきい値電圧Vthがワード線電圧VVF 2 より大きい(Vth>VVFZ )場合のみラッチ回路Q 23, Q22, Q21のラッチデータが"111"に反 転するように制御される。ワード線電圧がVVF1 の場 合、書き込みデータが"110"のメモリセルで、その しきい値電圧Vthがワード線電圧VVF1より大きい (Vth>VvF1)場合のみラッチ回路Q23,Q2 2. Q21のラッチデータが"111"に反転するよう に制御される。

> 【0085】そして、ワード線電圧VVF1 でのベリファ イが終了した段階で、全ラッチデータの反転信号のワイ ヤードオアがとられ、1つでも"0"(反転データは "1") があれば、ワイヤードオアの結果はローレベル となって、再書き込みプロセスに移行し、全てが"1" (反転データは"0")となっていれば、書き込みが終 了する。以上の書き込みおよびベリファイサイクルを、 全てのメモリセルが書き込み十分と判定されるか、設定 回数に達するまで繰り返される。

【0086】次に、通常読み出し動作について、図5の タイミングチャートに関連付けて説明する。なお、説明 はアドレスデコード信号A i が選択状態の場合について 行う。通常読み出し動作が起動されると、リセット信号 RSTが一定期間ハイレベルに設定され、ラッチ回路Q 23, Q22, Q21のラッチデータがローレベルにリ セットされる。読み出し動作は、ワード線電圧をVRD7  $\rightarrow$  V RD6  $\rightarrow$  V RD5  $\rightarrow$  V RD4  $\rightarrow$  V RD3  $\rightarrow$  V RD2  $\rightarrow$  V RD1  $\sim$ 順次下げて行う。

【0087】そして、前述したベリファイ動作と同様 に、各ワード線電圧での読み出し前に、信号Vrefが 50 ローレベル (接地レベル) に設定されて、PMOSトラ ンジスタPT21が導通状態に保持される。また、信号 TRNが2V程度に設定される。これにより、ノードS A21が電源電圧Vccに充電され、ビット線の電位が信 号TRNのレベル(2V程度)からしきい値電圧Vth 分だけ降下した電圧(たとえば1V程度:充電後、NM **OSトランジスタNT21はカットオフする)に充電さ** れる。これと同時にドレイン側の選択ゲートSG1A, SG1Bのゲート電極が接続された選択信号供給線SS しが選択ストリングの非選択ワード線電圧と同じ電圧 (P5V:5.0~6.0Vのある電圧) に設定され る。充電が完了した段階で、メモリセルの書込状況がビ ット線BL0およびノードSA21に反映される。この とき、ビット線は1V、ノードSA21は電源電圧Vcc に充電されていてNMOSトランジスタNT21は自動 的に非導通状態となる。

【0088】とこで、信号Vrefは、ビット線のリー ク電流を補償するだけの電流をPMOSトランジスタP T21が流すことが可能な電圧、たとえば2V程度に設 定され、非選択メモリセルのワード線にP5V、選択セ ルが接続されたワード線にまずVRD7が印加される。 【0089】ワード線電圧がVRD7での読み出しの結 果、メモリセルのしきい値電圧Vthがワード線電圧V RD7 より大きい (Vth>VRD7)場合、セル電流が流 れないことにより、ノードSA21は電源電圧Vccに保 持される。このとき、NMOSトランジスタNT39~ NT41は導通状態に保持される。そして、一定時間経 過後、バルス状の信号である信号φLATO、φLAT 2、 φ L A T 6 が順次にハイレベルに設定される。

【0090】信号

のLATOがハイレベルの期間では、 NMOSトランジスタNT42が導通状態に切り換わ り、このときNMOSトランジスタNT39が導通状態 にあることから、ラッチ回路Q23の第2の記憶ノード N23bがローレベル、第1の記憶ノードN23aがハ イレベルにそれぞれ反転する。

【0091】信号のLAT2がハイレベルの期間では、 NMOSトランジスタNT48が導通状態に切り換わ り、このときNMOSトランジスタNT40が導通状態 にあり、ラッチ回路Q23の第1の記憶ノードN23a がハイレベルに反転したことから、NMOSトランジス タNT46が導通状態に保持され、また、ラッチ回路Q 40 ラッチ回路Q23, Q22の第1の記憶ノードN23 21の第2の記憶ノードN21bがハイレベルにあるこ とからNMOSトランジスタNT47が導通状態に保持 される。その結果、ラッチ回路Q22の第2の記憶ノー ドN22bがローレベル、第1の記憶ノードN22aが ハイレベルのそれぞれ反転する。

【0092】信号

のLAT6がハイレベルの期間では、 NMOSトランジスタNT58が導通状態に切り換わ り、このときNMOSトランジスタNT41が導通状態 にあり、ラッチ回路Q23の第1の記憶ノードN23a がハイレベルに反転したことから、NMOSトランジス 50 持される。

タNT56が導通状態に保持され、また、ラッチ回路Q 22の第1の記憶ノードN22aがハイレベルに反転し たことから、NMOSトランジスタNT57が導通状態 に保持される。その結果、ラッチ回路Q21の第2の記 憶ノードN21bがローレベル、第1の記憶ノードN2 1 a がハイレベルにそれぞれ反転する。

【0093】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD7 より大きい(Vth>VRD7 ) 場合、ラッチ回路Q23, Q22, Q21のラッチ 10 データ (第1の記憶ノードのレベル) が"111" に反 転する。

【0094】一方、メモリセルのしきい値電圧Vthが ワード線電圧VRD7以下(Vth<VRD7)であれば、 リーク補償電流より大きいセル電流が流れてビット線電 圧は降下し、NMOSトランジスタNT21は導通状態 となって、ビット線(1V程度)の容量CBLとノードS A21(電源電圧V<sub>cc</sub>)の容量CSA(<<CBL)との間 の電荷の再配分が起こり、ノードSA21の電圧はビッ ト線電圧とほぼ同電位 1 V となる。そして、一定時間経 20 過後、パルス状の信号である信号 φ LATO、φ LAT 

安定しているラッチ回路の反転にはある程度の電流が必 要である。この間、NMOSトランジスタNT42は完 全に導通状態に保持されるが、NMOSトランジスタN T39のゲート電圧は1V程度であり、オンしているが 電流値は小さく、なおかつ電流が流れるとNMOSトラ ンジスタNT39のドレイン・ソース間電圧VDSが大き くなり、結局、ラッチ回路23は反転できず、第2の記 30 憶ノードN23bがハイレベル、第1の記憶ノードN2 3 a がローレベルのままに保持される。

ラッチ回路Q23の第1の記憶ノードN23aがローレ ベルのままに保持されているから、NMOSトランジス タNT46が非導通状態に保持される。その結果、ラッ チ回路22は反転できず、第2の記憶ノードN22bが ハイレベル、第1の記憶ノードN22aがローレベルの ままに保持される。

【0097】信号のLAT6がハイレベルの期間では、 a, N22aがローレベルのままに保持されているか ら、NMOSトランジスタNT56, NT57が非導通 状態に保持される。その結果、ラッチ回路21は反転で きず、第2の記憶ノードN21bがハイレベル、第1の 記憶ノードN21aがローレベルのままに保持される。 【0098】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD7以下(Vth<VRD7)場 合、ラッチ回路Q23,Q22,Q21のラッチデータ (第1の記憶ノードのレベル)が"000"のままに保

【0099】次に、選択セルが接続されたワード線に電 圧VRD6 が印加される。

23

【0100】ワード線電圧がVRD6 での読み出しの結 果、メモリセルのしきい値電圧Vthがワード線電圧V RD6 より大きい (Vth>VRD6 ) 場合、セル電流が流 れないことにより、ノードSA21は電源電圧V。。に保 持される。このとき、NMOSトランジスタNT39~ NT41は導通状態に保持される。そして、一定時間経 過後、パルス状の信号である信号のLATO、のLAT 2が順次にハイレベルに設定される。

【0101】信号

の10101】信号

の10101】信号

の10101

の1010

の101 NMOSトランジスタNT42が導通状態に切り換わ り、このときNMOSトランジスタNT39が導通状態 にあることから、ラッチ回路Q23の第2の記憶ノード N23bがローレベル、第1の記憶ノードN23aがハ イレベルにそれぞれ反転する。

【0102】信号のLAT2がハイレベルの期間では、 NMOSトランジスタNT48が導通状態に切り換わ り、このときNMOSトランジスタNT40が導通状態 がハイレベルに反転したことから、NMOSトランジス タNT46が導通状態に保持され、また、ラッチ回路Q 21の第2の記憶ノードN21bがハイレベルにあるこ とからNMOSトランジスタNT47が導通状態に保持 される。その結果、ラッチ回路Q22の第2の記憶ノー ドN22bがローレベル、第1の記憶ノードN22aが ハイレベルにそれぞれ反転する。

【0103】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD6 より大きい(Vth>VRD6 )場合、ラッチ回路Q23, Q22, Q21のラッチ データ(第1の記憶ノードのレベル)が"110"に反 転する。

【0104】しきい値電圧Vthがワード線電圧VRD6 以下(Vth<VRD6)の場合には、リーク補償電流よ り大きいセル電流が流れてビット線電圧は降下し、NM OSトランジスタNT21は導通状態となって、ビット 線(1V程度)の容量CBLとノードSA21(電源電圧 V<sub>cc</sub>)の容量C SA (<<C BL) との間の電荷の再配分が 起こり、ノードSA21の電圧はビット線電圧とほぼ同 電位1 V となる。そして、一定時間経過後、パルス状の 40 ベルに設定される。

【0105】信号

のLATOがハイレベルの期間では、 安定しているラッチ回路の反転にはある程度の電流が必 要である。この間、NMOSトランジスタNT42は完 全に導通状態に保持されるが、NMOSトランジスタN T39のゲート電圧は1V程度であり、オンしているが 電流値は小さく、なおかつ電流が流れるとNMOSトラ ンジスタNT39のドレイン・ソース間電圧VDSが大き

憶ノードN23bがハイレベル、第1の記憶ノードN2 3 a がローレベルのままに保持される。

【0106】信号φLAT2がハイレベルの期間では、 ラッチ回路Q23の第1の記憶ノードN23aがローレ ベルのままに保持されているから、NMOSトランジス タNT46が非導通状態に保持される。その結果、ラッ チ回路22は反転できず、第2の記憶ノードN22bが ハイレベル、第1の記憶ノードN22aがローレベルの ままに保持される。

【0107】以上により、メモリセルのしきい値電圧V thがワード線電圧VRD6以下(Vth<VRD6)場 合、ラッチ回路Q23, Q22, Q21のラッチデータ (第1の記憶ノードのレベル)が"000"のままに保 持される。

【0108】次に、選択セルが接続されたワード線に電 圧VRD5 が印加される。

【0109】ワード線電圧がVRD5での読み出しの結 果、メモリセルのしきい値電圧Vthがワード線電圧V RDS より大きい (Vth>VRDS ) 場合、セル電流が流 にあり、ラッチ回路Q23の第1の記憶ノードN23a 20 れないことにより、ノードSA21は電源電圧Vccに保 持される。このとき、NMOSトランジスタNT39~ NT41は導通状態に保持される。

> 【0110】とこで、ラッチデータに関しては、以下の 場合が考えられる。

> **①**Vth>VRD7 の場合:ラッチデータは"111" **②**V RD7 >V t h > V RD6 の場合:ラッチデータは"1 10".

> ③VRD6 > Vth>VRD5 の場合:ラッチデータは"0 00".

【0111】そして、ここでは、3の場合のみ、ラッチ 回路Q23, Q21の第1の記憶ノードN23a, N2 1aがハイレベルに反転される。このとき、②の場合の ラッチ回路Q21の第1の記憶ノードN21aをハイレ ベルに反転させないように制御する必要がある。そし て、一定時間経過後、バルス状の信号である信号φLA TO、 $\phi$ LAT7が順次にハイレベルに設定される。 【0112】信号

のLATOがハイレベルの期間では、 NMOSトランジスタNT42が導通状態に切り換わ り、このときNMOSトランジスタNT39が導通状態 にあることから、3の場合にラッチ回路Q23の第2の 記憶ノードN23bがローレベル、第1の記憶ノードN 23aがハイレベルのそれぞれ反転する。また、**①**及び ②の場合には、元々ラッチ回路Q23の第2の記憶ノー ドN23bがローレベル、第1の記憶ノードN23aが ハイレベルであることから、影響はない。

【0113】信号

のLAT7がハイレベルの期間では、 NMOSトランジスタNT60が導通状態に切り換わ り、このときNMOSトランジスタNT41が導通状態 にあり、ラッチ回路Q23の第1の記憶ノードN23a くなり、結局、ラッチ回路23は反転できず、第2の記 50 がハイレベルに反転したことから、NMOSトランジス

タNT56が導通状態に保持され、また、上記3の場合 にのみラッチ回路Q22の第2の記憶ノードN22bが ハイレベルであるから、NMOSトランジスタNT59 が導通状態に保持される。その結果、上記3の場合にの み、ラッチ回路Q21の第2の記憶ノードN21bがロ ーレベル、第1の記憶ノードN22aがハイレベルにそ れぞれ反転する。その他の①および②の場合には、ラッ チデータに変化はない。

25

【0114】一方、しきい値電圧Vthがワード線電圧 VRD5 以下(Vth < VRD5)の場合には、リーク補償 10 み出し、および通常読み出しを高速に行える利点があ 電流より大きいセル電流が流れてビット線電圧は降下 し、NMOSトランジスタNT21は導通状態となっ て、ビット線(1V程度)の容量CBLとノードSA21 (電源電圧Vcc) の容量CSA (<< CBL) との間の電荷 の再配分が起こり、ノードSA21の電圧はビット線電 圧とほぼ同電位1Vとなる。そして、NMOSトランジ スタNT39のゲート電圧は1V程度であり、オンして いるが電流値は小さく、なおかつ電流が流れるとNMO SトランジスタNT39のドレイン・ソース間電圧VDS が大きくなり、結局、ラッチ回路23は反転できず、第20るためのタイミングチャートである。 2の記憶ノードN23bがハイレベル、第1の記憶ノー ドN23aがローレベルのままに保持される。すなわ ち、ラッチデータは"000"のままに保持される。

【0115】以下、同様にして、以下のような制御が行 われる。ワード線電圧がVRD4 の場合、VRD5 > Vth > V RD4 の場合のみラッチ回路Q23, Q22, Q21 のラッチデータが"100"に反転するように制御され る。ワード線電圧がVRD3 の場合、VRD4 > Vth>V RD3 の場合のみラッチ回路Q23, Q22, Q21のラ ッチデータが "011" に反転するように制御される。 ワード線電圧がVRD2 の場合、VRD3 > Vth>VRD2 の場合のみラッチ回路Q23, Q22, Q21のラッチ データが "010" に反転するように制御される。ワー ド線電圧がVRD1 の場合、VRD2 > Vth>VRD1 の場 合のみラッチ回路Q23, Q22, Q21のラッチデー タが"001"に反転するように制御される。

【0116】そして、以上の読み出し動作でラッチ回路 Q23, Q22, Q21k=0, =1, =0, =が、カラムゲートとしてのNMOSトランジスタNT6 転送されて、読み出し動作が終了する。

【0117】以上説明したように、本実施形態によれ ば、1個のメモリトランジスタに3ビットからなり8値 をとるデータを記録するNAND型フラッシュメモリに おいて、書き込み前に全ビット線を電源電圧Vccレベル

に充電しておき、ビット線をラッチ回路Q23, Q2 2, Q21の書き込みデータに応じた電圧の供給源に接 続させ、かつ並列的に書き込みを行うので、全体の書き 込み時間を短縮でき、また、ベリファイ読み出しおよび 通常読み出しを高速に行うことができる利点がある。 [0118]

【発明の効果】以上説明したように、本発明の不揮発性 半導体記憶装置によれば、多値レベルの高い8値におい ても、書き込み時間を短縮でき、さらにはベリファイ読

#### 【図面の簡単な説明】

【図1】本発明に係る不揮発性半導体記憶装置の第1の 実施形態を示す回路図である。

【図2】図1の回路の書き込みシーケンスを説明するた めの図である。

【図3】図1の回路の書き込み動作を説明するためのタ イミングチャートである。

【図4】図1の回路のベリファイ読み出し動作を説明す

【図5】図1の回路の読み出し動作を説明するためのタ イミングチャートである。

【図6】NAND型フラッシュメモリにおいて、1個の メモリトランジスタに2ビットからなり4値をとるデー タを記録する場合の、しきい値電圧Vthレベルとデー タ内容との関係を示す図である。

【図7】従来の4値のNAND型フラッシュメモリの要 部構成を示す回路図である。


【図8】図7の回路の動作を説明するためのタイミング 30 チャートである。

【図9】従来の課題を説明するための図である。


【図10】NAND型フラッシュメモリにおいて、1個 のメモリトランジスタに3ビットからなり8値をとるデ ータを記録する場合の、しきい値電圧Vthレベルとデ ータ内容との関係を示す図である。

#### 【符号の説明】


10…不揮発性半導体記憶装置、11…メモリアレイ、 A0, A1…メモリストリング、WL0~WL15…ワ ード線、BLO、BL1…ビット線、20…書込/ベリ 6~NT68を通して、バス100, 101, 102に 40 ファイ/読出制御回路、21…書き込み時のビット線電 圧発生回路、22…読み出し/ベリファイ制御回路、N T21~NT68…NMOSトランジスタ、PT21… PMOSトランジスタ、Q21, Q22, Q23…ラッ チ回路。




Step1



【図3】



【図10】



# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

| BLACK BORDERS
| IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
| FADED TEXT OR DRAWING
| BLURRED OR ILLEGIBLE TEXT OR DRAWING
| SKEWED/SLANTED IMAGES
| COLOR OR BLACK AND WHITE PHOTOGRAPHS
| GRAY SCALE DOCUMENTS
| LINES OR MARKS ON ORIGINAL DOCUMENT
| REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

IMAGES ARE BEST AVAILABLE COPY.

OTHER:

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.